電鍍的深孔為什么比外表面鍍層薄?薄多少?

liquidman

今天突發(fā)奇想,為什么電鍍深孔比外表面薄?薄多少?

$ `, U1 j' W7 p

仔細(xì)的想了很久,給了自己點答案,問下大家,這樣對不對?

$ z! z/ Y5 i; f

電鍍是離子在鍍件上吸附溶液中離子沉積的過程,在掛鍍時(以我們公司的產(chǎn)品)為例子,掛件為陰極,電鍍?nèi)芤簽殛枠O,當(dāng)鍍件浸入溶液時,電流通過鍍件,我想這個時候電流在鍍件上面產(chǎn)生類似局部短路的現(xiàn)象,電流通過鍍件外表面而很少部分經(jīng)過鍍件深孔部分.我想,這個應(yīng)該是主要原因吧?

" j$ I2 x1 ?- y; o- f

不知道,作為有深孔部分形狀的鍍件是不是也有屏蔽的關(guān)系使得內(nèi)部電流少也有關(guān)系?

看到現(xiàn)在對于外表面的鍍層厚度測試報告,問了一下,深孔內(nèi)電鍍層厚度多少?

1 s: _6 O4 E; |% S

都回答我說,深孔處電鍍時影響很小!可以忽略!

5 w, A* e7 P- O K b$ Y* h

問:為什么?

6 j2 X" j% O1 M8 C# J% O. z

答:我干了這么久了!

9 ~" i- k# n+ X" D

問:有數(shù)據(jù)嗎?

答:沒有

) K7 D c, S) w

又有疑惑?真的可以忽略嗎?

$ S- f- O- U* u, r+ f; J3 ^

肯定有影響的嘛?

( x: l! ?/ Y% G

不知道各位有什么意見?我想做實驗,但是又想到電鍍過程很復(fù)雜~覆蓋能力和沉積速度都會隨著鹽溶液的濃度、溫度、電鍍時間、鍍件的大小等等變化而變化。要設(shè)計實驗要怎么設(shè)計才合理？

( A9 B6 O% ]2 j( E2 e% j# e% P0 {- ~

我對電鍍很外行的，問了很小白的問題！但是我真的很想知道！~~~嘿嘿 麻煩各位了~~~~~~~

liquidman

   自己頂一下

shuanglin1113

鍍鋅層，本來就很薄，其厚度或以不計，正深情況下才0。03mm,
深孔下面可能只有0。01mm,但是表面顏色很差。

cmx

鍍件的鍍層厚度基本=電流密度*時間，但鍍件在電解液中的電流分布是很難均勻的。比如一方形平板的角及邊的電流密度比中心部位大得多（尖端放電效應(yīng)），所以角及邊沿的厚度大于中間部位，何況是深孔呢。但可改進(jìn)工藝及電解液的成分可提高深鍍能力。

liquidman

原帖由 ty55 發(fā)表 鍍件的鍍層厚度基本=電流密度*時間，但鍍件在電解液中的電流分布是很難均勻的。比如一方形平板的角及邊的電流密度比中心部位大得多（尖端放電效應(yīng)），所以角及邊沿的厚度大于中間部位，何況是深孔呢。但可改進(jìn)工藝及電解液的成分可提高深鍍能力。

( W. Q5 H! D6 r: [, j1 C- O% C& h

恩,很有道理~

比如說我鍍一根管子,鍍Ni 和Cr.  

外面比如是5絲的話,不用特殊工藝,內(nèi)孔大概有幾絲?